

Examen de rattrapage (durée : 1h 30)

Exercice n°1 (5 points)

1. Précisez le mode d'adressage et la nature de chaque opérande pour chacune des instructions de la séquence suivante :

- 1. mov si, [bp+4]
- 2. movax, 0
- 3. cmp byte ptr [si+4Eh], 0
- 4. je etq1
- 5. Incax
- etq1 : adcax, bx

DS = BP = 4

DS ———
CS ———

- 2. Remplacer bp, et SI par des registres pouvant jouer le même rôle dans l'assembleur 8086.
- 3. Si la première instruction de cette séquence est implantée en mémoire centrale à l'adresse 0100h. Quelles seront les adresses logiques et physiques de la troisième et cinquième instruction de cette séquence sachant que DS=4000h et CS=2300h

Exercice 2 (5 points)

Ecrire une séquence d'instructions en langage assembleur 8086, qui permet de compter les nombres ayant le bit de poids fort égal à 1, dans un tableau d'octets mémoire contenant des valeurs quelconques, le résultat sera placé dans une variable de type Word.

Exercice 3 (10 points)

Soit la séquence d'instructions suivante stockée en mémoire en code machine 8086.

Adresse en hexadécimal	Code machine En hexadécimal	Ecriture en assembleur	Temps d'exécution En ns
0CFF0	BB00FF	<i>Mov [BP], BP</i>
.....	B80002	<i>Mov AX, 2</i>
.....	B90001	<i>Mov CX, 1</i>
.....	01C8	<i>INC [SI]</i>
.....	8907	<i>DEC [DI]</i>

*Mov BP, BP
Mov AX, 2
Mov CX, 1
INC [SI]
DEC [DI]*

1. Reprenez le tableau ci-dessus sur vos copies en complétant l'information qui manque (à la place des pointillés) sachant que la fréquence du microprocesseur est égale à 1,5 GHz

2. Donner le nombre d'accès mémoire effectués par cette séquence lors de son exécution. Justifier votre réponse.

3. Par un schéma, illustrez la file d'instruction à l'état plein si cela est possible.

4. Quelles sont les adresses des variables mémoires utilisées dans cette séquence ? Spécifiez les valeurs qu'elles contiennent.

5. L'exécution de certaines instructions affecte certains flags du registre d'état. Si c'est le cas, donner leurs valeurs.

6. Remplacer les adresses physiques du tableau ci-dessus par des adresses logiques pouvant leur correspondre en spécifiant au moins deux adresses logiques pour la première adresse physique.

7. Spécifiez les registres qui doivent contenir les deux parties des adresses logiques spécifiées dans la première colonne du tableau.